⑲日本国特許庁(JP)

⑩特許出願公開

四公開特許公報(A)

平3-195108

®Int. Cl. 5

H 03 F 3/60
H 01 L 27/04
27/095
H 01 P 5/08
H 03 F 3/19

識別記号 庁内整理番号

❸公開 平成3年(1991)8月26日

V 8836-5 J 7514-5 F L 7741-5 I

. 7741-5 J 8326-5 J 7735-5 F

H 01 L 29/80

E

審査請求 未請求 請求項の数 1

(全4頁)

9発明の名称 半導体集積回路

②符 願 平1-334144

②出 頤 平1(1989)12月22日

個発明者 江森

文 章 東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目7番1号

⑪出 願 人 日本電気株式会社

四代 理 人 弁理士 尾身 祐助

明相書

1. 発明の名称

半導体集積回路

2. 特許請求の範囲

3. 発明の詳細な説明

[産業上の利用分野]

本発明は半導体集積回路に関し、特に、ガリウム砒素(GaAs)あるいはインジウムリン(InP)等の半絶縁性化合物半導体基板上に形成されたマイクロ波モノリシック集積回路(以下、MMICと記す)に関する。

[従来の技術]

半絶縁性化合物半導体基板の主面上に、電界効果トランジスタ(以下、PETと記す)構造を有する能動素子と、この能動素子の機能を発揮させるような受動素子による整合回路とを設けたMMICは、高周波特性に優れ、小型化、低価格化が可能であることから、現在、数10GHz 領域において実用化されつつある。

第3図は、従来のMMICを説明するための回路図である。

マイクロ波帯で動作するMES構造のFBTQ 1のゲート側とドレイン側に、マイクロストリップ線路をはしご型に袋続して構成されたインピー

特開平3-195108 (2)

力数合回路 2 として配置されている。第3 図の従 来例では、入力整合回路1は、FETQ1のゲー ト側においてトランスミッションライン3、ショ ートスタブ4で構成されており、また、出力整合 回路2も、FETQlのドレイン側において、ト ランスミッションラインち、ショートスタブ6で^ 構成されている。そして、上記各整合回路は、「 Cチップ毎に画一的に形成されたものあるので、 従来のMMICは単微能的なものであった。

このMMICにおいて、上記各益合回路は、半 導体基板上への移腹金属の堆積とフォトエッチン グにより形成されるものであるので、構成君子の 形状、位置を極めて正確にコントロールすること ができる。したがって、上述のMMICは、ディ スクリート部品により構成された回路に比べて均 ーな回路特性を有する。

[発明が解決しようとする課題]

上述した従来のMMICは、回路定数が均一に 形成できるので、画一的製品を大量に製造するの

界効果トランジスタに対する整合回路とを具備す るものであって、前記整合回路は、複数に分割さ れたマイクロストリップ線路と、ゲート電極が外 部端子に接続され、前記複数に分割されたマイク ロストリップ線路のうちの一部のものを高周波的 に短絡することのできるスイッチングトランジス タおよび/またはゲート電極が外部端子に接続さ れ、前記複数に分割されたマイクロストリップ線 路のうちの一部のものを他の部分から遮断するこ とのできるスイッチングトランジスタとを有する しのである。

[実施例]

次に、本発明の実施例について図面を参照して 説明する.

第1図は、本発明の第1の実施例を説明するM MICの回路図である。第1図において、MES 構造のFETQ1のゲート側とドレイン目に、マ イクロストリップ線路をはしご型に接続して構成 されたインピーダンス変換回路が、入力整合回路 1、出力な合回路2として配置されている。

ダンス変換回路が、それぞれ入力整合回路1、出 ・ に向いている。しかし、マイクロ波における回路 の特性要求は両一的ではなく、例えば、周波数帯 娘に対する要求が12.0GHz~12.3GH z、12、2GHz~12、5GHzのように異 なったり、また、整合状態として、低雑音整合、 高利得整合、高出力整合のように異なったものが 要求される。

> 従って、MMICにおいては、同一規格のもの を量産できる場合はほとんどなく、類似しながら 少しずつ異なった仕様のものが求められることが 多い。そのため、従来技術にあっては、MMIC 本来の量産性、低価格性の特長を十分に生かすこ とができなかった。さらに、従来のMMICはそ の機能が単機能的であることからMMICが組み 込まれた装置の回路状態に応じて機能を切り換え ることは不可能なことであった。

[課題を解決するための手段]

本発明の半導体集積回路は、半絶縁性化合物半 導体基板の主表面上に形成された電界効果トラン ジスタと、前記半導体蓄板上に形成された前記電

本実施例において、MES型FETQ1はゲー ト長O. 5 μm、ゲート幅280 μmに形成され ている。このFETQ1のゲート側には、特性イ ンピーダンス120Ωのマイクロストリップ線路 を波長の1/10相当の長さとしたトランスミッ ションライン3と特性インピーダンス30Ωのマ イクロストリップ線路によるショートスタブとで 構成された入力整合回路1が配置されているが、 このうちショートスタブ機能部は、波長の1/1 0相当の長さのスタブ4aと波長の1/20相当 の長さのショートスタブ4bとの直列回路で構成 されるが、この回路には、さらに、スタブ4aの 一幅を接地帽子に接続するゲート長0、5μm、 ゲート幅1000μmのMES型スイッチングF ETQ2と、スタブ4aとショートスタブ4bと の間に挿入されるゲート長0.5μm、ゲート幅 1000μmのMES型スイッチシグFETQ3 とが付加されている。

スイッチングFETQ2、Q3のゲートは、ス イッチ切り換えのために外部増子に接続され、0

特開平3-195108 (3)

V (ON状態となる)乃至-5V (OFF状態となる)の制御電圧が印加される。

このように構成されたMMTCにおいては、FETQ2、Q3のゲート電圧を切り換えることにより、入力整合回路におけるスタブを実効的に投 長の1/10または3/20相当の長さのショートスタブに、あるいはオーアンスタブに切り換えることができるので、このMMICを異なった特性が要求される回路に用いることができる。

合回路の電気的定数を電気的に切り換えて使用することができる。したがって、本発明によれ得得にの一種類のICを例えば低雜音増級器と高利得場器と12.2~12.5GHz増級器に切り換えて使用することができるので、同一種類のMMICのまとまった生産が可能となり、登度によるコスト低減効果が得られる。

また、このMMICを用いる装置内に信号検出回路を設け、この検出信号を処理してMMICの外部制御者に戻すことによりシステムの機能切り換えも自動的で行えるので、システムアプリケーションも広げることができる。

4. 図面の簡単な説明

第1因、第2回は、それぞれ本発明の実施例の 等値回路回、第3回は、従来例の等値回路図である。

Q 1 ··· M E S 型 F E T 、 Q 2 ~ Q 4 ··· M E S 型スイッチング F E T 、 1 ··· 入力 整合回路 、 1/20相当の長さとし、ライン3cを特性イン ビーダンス120Ωのマイクロストリップ維路を 被長の1/10相当の長さとしたラインにより構成し、スイッチングFETQ4は、ゲート長0. 5μm、ゲート個1000μmのMES型FET を使用する。このFETQ4のゲートは先の実施 例と同様に外部増子に接続される。


なお、上記実施例では、入力側のみの整合回路 を切り換えるようにしていたが、出力側も切り換 え可能とすることができる。

[発明の効果]

2 … 出力整合同路、 3、5 … トランスミッションライン、 3 a、3 b、3 c … ライン、 4、4 b、6 … ショートスタブ、 4 a … スタブ。

代理人 非理士 尾身祐助

特開平3-195108 (4)



第 1 図

Q1····MES型FET Q2.Q3····MES型スイッケングFET

